『壹』 南京遠立 賽靈思 創新中心 fpga培訓怎麼樣啊 希望知道的能告訴下 那些打醬油 打廣告的請繞路
不錯的！我有個師姐在那裡培訓過，效果很好的，有幾個師弟也准備去了！回我也想去，只是沒答有時間（老師不同意離校呀）！ 去參加培訓之前最好有點基礎，比如：數電，verilog,FPGA相關的一些知識，這樣學起來進步才快呀！！
『貳』 如何在Xilinx ISE中使用TCL提高工作效率
使用TCL腳本可以極大地提高ISE的工作效率，省去了很多手動的滑鼠點擊，你只要編輯好相關的Verilog/VHDL源文件和UCF文件即可，然後運行一下.tcl文件就可以等著看結果了。下面簡要說明：
第一步：新建工程文件夾，將編寫好的Verilog/VHDL源文件和UCF文件及TCL文件（編寫方法見下文）放入文件夾中
第二步：打開ISE，單擊ISE信息提示欄中的Tcl Console，在Command欄鍵入pwd，查看當前目錄，然後鍵入cd命令進入到你新建的工程文件夾，例如：cd D:/new
第三步：運行tcl腳本文件，鍵入source new.tcl（假設你的.tcl文件名為new.tcl），剩下的工作就是等待了，腳本運行完後會生成bit文件
下面大致講一下Xilinx下tcl腳本文件的編寫，首先新建一個文本文件，保存為.tcl格式，將下面的內容復制進文本文件，照著修改就行了
要深入學習TCL建議看Xilinx的相關文檔，還有華為TCL培訓教程等
project new my_proj1.ise;# 新建工程
project set family spartan3e;# 選擇器件
project set device xc3s500e
project set package fg320 project set speed -4
『叄』 南加州大學ISE和EE專業哪個好
首先要恭喜你，問這個問題說明你有很強的專業背景，下面簡單給你分析下這兩個專業：
USC的EE系有約1300多名研究生以及60名教授，其中有30多位是IEEE的成員，師資力量可謂非常雄厚。與此同時，USC強大的校友網路也為其提供雄厚的研究經費，EE系每年能夠獲得超過100,000,000美金的經費用於研究。作為規模如此龐大的EE系，這里的研究方向也非常齊全，神經工程中心、光子學中心、通信科學研究室、信號處理研究室、人工智慧與機器人研究室等涵蓋了EE專業下幾乎所有的分支。由於該校的Master項目是授課型，同時每年招收的人數較多，相對而言錄取的門檻不高。一般來說，GRE310以上，托福90以上，有一定的專業背景即可申請。
USC ISE 屬於工程類的專業。簡單來講，ISE著重於過程、系統或組織的優化。 由世界著名和敬業的教師講授，並與 Daniel J. Epstein 研究所 合作，是提供ISE教育和研究領域的思想領袖。
不同專業方向也是不同的，例如：
1.MSISE（萬金油專業），難度課程設置偏 供應鏈。
2.Analytics（數據分析）著重於數據分析 的技術教學和定量培訓，將工程方法和數據應用聯系起來。
3.Manufacturing engineering（生產製造）課程內容包括材料選擇和工藝設計等 傳統製造工程 課程，也包括更 現代的、系統級的綜合產品和工藝設計概念、現代信息技術、先進製造設備和商業軟體的使用，以及實驗室實踐。
4.Operation Research（運籌學，MSORE）課程偏純數學居多。
這是兩個不同的方向，希望你根據自身定位，早做打算，成功申請自己理想專業！
『肆』 Xilinx PlanAhead是什麼
下面摘了PlanAhead培訓教程的前面介紹部分，PlanAhead在ISE11.1以後的版本都已經內嵌ISE，在P&D步驟後就可以打開。這時PlanAhead引入的是ncd網表文件，可以看工程在FPGA布局布線情況，如果時序分析不好，可以給關鍵路徑劃分Pblock優先布局布線，從而達到時序要求。同樣，PlanAhead還可以引入ucf等文件在IO分配時給出參考。具體的介紹可以去xilinx網站下載userguide。
The PlanAhead™ software is a design analysis and visualization tool. The tool sits between synthesis and implementation. Any commercially available synthesized EDIF and UCF can be used as input.
It also outputs EDIF and UCF for implementation. Once implemented, the results can be imported into the PlanAhead software for further analysis and floorplanning. No Xilinx ISE software tools need to be run prior to starting the PlanAhead software.
Some designers do not even floorplan. They use the PlanAhead software to analyze implementation results. With this physical information, they can understand what RTL changes may be needed to meet the design objectives.
『伍』 國內關於FPGA的培訓機構有哪些至芯科技怎麼樣
Xilinx的認證培訓機構抄是E-elements. Xilinx大學計劃也襲經常會到高校舉辦講座和培訓。 培訓的目的基本是兩個，一個是找工作有個證，一個是做項目快速上手。 要找工作的，除了證，真正的動手能力和經驗在面試時能幫到不少。 要做項目快速上手的，自學可能有點慢，那就找培訓機構吧，盡量官方一些，資料一手一些。 想自學的話，市面上的FPGA書已經不少了，雖然水平層次不齊。如果本身有HDL語言基礎，那麼跑到圖書館把他們一字排開按照年份新舊讀個三五本，跟著做些實驗，基本也算到達能用的水平了。有機會就找個開發板，沒機會就只在電腦里編程編譯做時序分析。
『陸』 南京哪裡可以上xilinx FPGA培訓班具體還有幾個問題見內。
依元素公司在南京有培訓班，但一年似乎就一二次。
具體時間要看他們網站的安排。
軟體C語言的很少見，verilog的比較多
EDK SDK的班倒是有 SOC的嘛
有免費的。
『柒』 在用xilinx V6晶元跑操作系統時遇到了錯誤
自己最近做的一塊板子，焊了兩塊板子，3.3V，1.2V晶振都正常，兩塊板子都是同樣的現象，JTAG電路對了沒有問題，懷疑晶元是壞的，現在很困惑，求高手幫助！！！
小弟做過一些小型的嵌入式系統，主要都是用的單片機，比如Atmel mega系列的用得最多，但是做過的小型項目都是用C直接寫底層做的，沒有架過什麼操作系統。最近要接手一個ARM的項目，控制小型智能車，聽說如果跑操作系統，會讓一些要並行執行的任務控制起來簡單一些。我也打算通過這個項目了解了解嵌入式操作系統是怎麼個回事。
但現在對於在嵌入式CPU上跑操作系統還沒有任何概念，小弟以前是學電路硬體的，軟體方面的課程接觸很少。請問在ARM上跑操作系統（還是用C語言）實際來說是不是就是會include一些操作系統的h文件和c文件，然後在真正的main函數中去調用操作系統中的函數？哪位大神來籠統地講講跑操作系統時，單片機（ARM）運行具體的流程是什麼樣的？還是像普通那樣整個系統會從main函數開始執行代碼嗎？另外，我聽說在操作系統中main函數會有返回值了，那麼是不是說跑操作系統的時候會由這個系統來調用main函數？
抱歉，小弟從來沒在板子上跑過操作系統，所以問的問題會很菜鳥。要是有什麼推薦小弟去自學入門的材料，歡迎推薦！